【AIMC教程】【电子设计工坊】Part2 电路设计实践

0 本日目标

① 电路设计规范

② 电路设计——PCB设计（给出板框、布局约束）

③ 嘉立创免费下单操作

④ 公布元件清单，购买元件

⑤ 评选画板效果最好的三位同学，赠送全套元件、3D打印外壳

1 电路设计规范

无论设计的PCB大小形状如何，高速信号还是低速信号，高密度多层走线还是低密度单层走线，总有一部分规则是共通的，熟练掌握这些规律，可以大大提高画板的效率，同时也给产品设计在调测摸底阶段留有更大的改善空间，下面就把这些规律和规则汇总分享给大家参考。

1.1 PCB设计基本概念

1.1.1 基本术语

PCB 是印刷电路板（Printed Circuit Board）的英⽂缩写，其基材是由介电层（绝缘材料）和⾼纯度导体 (铜箔)构成，常⽤的 PCB 的基布层压板，也称为FR-4 全玻纤板，使⽤浸润了环氧树脂的玻璃纤维布层压⽽成。

• ⽹络：电路也称为⽹络，即电路⽹络；
• 板框：放置 PCB 封装之前，需要先⾏在相应的图层绘制 PCB 板的边框；
• ⻜线：是基于相同的原理图⽹络产⽣的，当两个封装的焊盘⽹络相同时就会出现⻜线，表示这两个焊盘在 PCB 当中可以通过导线连接；
• 焊盘：⽤于将电⼦元件固定并且连接到 PCB ，每个焊盘都拥有独⽴编号，以便于和元件引脚对应；
• 泪滴：平滑过渡布线与焊盘之间的连接，提⾼连接的可靠性，降低信号传输时阻抗的急剧跳变，避免⾼频信号由于线宽突然减⼩⽽造成反射；
• 铺铜：⽤于保留连接地或者电源的整块铜箔区域，⼀块 PCB 可以分别设置并且绘制多个铺铜区；

布线

• 差分对布线：差分对是⼀种有效的⾼速信号⾛线⽅式，可以抑制共模噪声，达到更好的信号完整性；其中，等⻓和等距是差分布线的最基本要求；
• 蛇形等⻓布线：蛇形⾛线⽤于解决⾼速信号下，线⻓不相等导致的并⾏信号到达时间差异，进⽽引发信号时序的改变；其没有所谓滤波或者抗⼲扰的能⼒， 因⽽只适⽤于时序匹配⽤途；

拼板

• 拼板：⽤于充分利⽤ PCB 板材，将多块相同或者不同的 PCB 设计放置到⼀个上⾯，从⽽提⾼⽣产效率；
• V 割：也称为 V-CUT，是指板⼚按照客户的拼板要求（便于后期分板），在印刷电路板的特定位置预先使⽤切割机开出 V 形槽，由于 V-CUT ⼑只能⾛直线， 不能⾛曲线和折线，所以规则的 PCB 拼板才会采⽤该⽅式；此外，PCB ⾛线距离 V 割线距离不应⼩于0.4mm 以避免损坏；
• 邮票孔：⼀种是为了便于后期分板，在分板位置打上⼀些⼩孔，由于容易造成⽑边等问题，所以仅⽤于拼板不规则的场合；
• 半孔：通常⽤于制作核⼼板引脚，即被精确切割为⼀半的过孔；

过孔

过孔（Via Hole）是镀铜的的⾦属⼩孔，⽤于实现不同铜层之间的电⽓连接，具体可以划分为如下 3 种：

• 通孔（Through）：连接顶层与底层并贯穿整个 PCB；
• 盲孔（Blind）：⼀端位于 PCB 表⾯，另⼀端位于 PCB 中间的⼯作层；
• 埋孔（Buried）：⽤于 PCB 内部中间两个⼯作层之间的连接；

注意：出于信号完整性的考虑，PCB 设计当中应该尽量减少过孔的使⽤；如果必须使⽤过孔，则尽量避免采⽤盲孔和埋孔，它们不但增加了 PCB 的加⼯难度，也带来了⼤量电⽓安全性⽅⾯的问题。

过孔的寄⽣电容

过孔本身存在着对地的寄⽣电容，过孔的寄⽣电容会延⻓传输信号的上升时间，例如⼀块厚度为 50mil 的 PCB 板材，对于直径为 20mil 内径为 10mil 的过 孔，其与接地覆铜区的距离为 32mil，则该过孔的寄⽣电容约为 0.5pF。

虽然单个过孔的寄⽣电容对于信号上升沿的变缓作⽤不明显，但是如果在⾛线过程当中，多次使⽤过孔进⾏层间切换，则寄⽣电容的影响将会直线上升。

过孔的寄⽣电感

过孔在存在寄⽣电容的同时，也存在着寄⽣电感，在⾼速数字电路当中，过孔寄⽣电感所带来的危害往往⼤于寄⽣电容，多个过孔产⽣的串联寄⽣电感会削弱旁 路电容的作⽤，从⽽降低整个电源系统的滤波效果。

特别是对于旁路电容，其在连接电源层与地层的时候，往往需要使⽤到两个过孔，这样带来的寄⽣电感会成倍增加，使⽤时需要额外注意。

阻焊

阻焊也称为焊接掩模（Solder Mask），是指 PCB 上需要覆盖阻焊油墨的部分，阻焊层通常使⽤负⽚输出，所以阻焊层形状映射到 PCB 之后，并不是为了填充阻 焊油墨，⽽是为了暴露出铜箔。

阻焊桥

阻焊桥是贴⽚元件之间的阻焊（两个阻焊开窗之间保留阻焊油的宽度，通常⼤于 6mil），主要⽤于防⽌焊盘在焊接时连锡短路。

阻焊开窗

阻焊开窗是指覆铜板不盖油墨的部分，即暴露出 PCB 表⾯的铜泊部分。

包地

包地是指使⽤接地⽹络将信号线包住，从⽽达到降低串扰的⽬的。

单位换算

密⽿是 PCB 设计当中经常使⽤到的⼀个⻓度的单位，它代表千分之⼀英⼨，通常写做 mil，其换算⽅式如下所示：

1 mm (毫⽶) ➜ 39.37 mil (密⽿)

1 mil (密⽿) ➜ 0.0254 mm (毫⽶) ➜ 25.4 μm (微⽶)

1 inch (英⼨) ➜ 1000 mil (密⽿) ➜ 25.4 mm (毫⽶)

1.1.2元件封装

封装（Package）描述了电⼦元器件的外形与尺⼨，具有相同电⼦参数的元件可能拥有不同的封装，由于封装技术⽇新⽉异并且没有统⼀标准，本⽂总结了⼀些 常⽤电⼦元件的封装类型。

（1）贴⽚元件

SMT是表⾯贴装技术（Surface Mounting Technology）的英⽂缩写，常⻅的贴⽚元件有 0201、0402、0805、0603、1206、1210、1812、2010、2512 九种类型：

（2）芯⽚封装

半导体芯⽚的封装材料主要有塑料、陶瓷、玻璃、⾦属等等，如果没有特殊⼯艺要求，现在普遍采⽤的是塑料封装：

1.1.3 布线参数

⽬前 PCB 板⼚默认采⽤ 1.6 毫⽶厚度的 FR-4 板材：

• 外层铜厚：1oz ~ 2oz，即35um ~ 70um，默认常规电路板外层铜箔厚度为1 oz，最多可以做到2 oz（需备注）；
• 内层铜厚：0.5oz，即 17um，默认常规电路板内层铜箔线路厚度为 0.5 oz；
• 最⼩线宽与间隙：嘉⽴创3.5mil，捷配4mil，两者约等于 0.1mm，实际布线时尽量保证⼤于 4mil 即可；
• 最⼩过孔内外径：多层板最⼩内径 0.2mm，最⼩外径为0.4mm，双⾯板最⼩内径 0.3mm,最⼩外径 0.5mm；

注意：具体参数请参考所打样 PCB ⼯⼚的⽂档，例如：《嘉⽴创 PCB ⼯艺参数》、《嘉⽴创制造⼯艺要求》、《捷配 PCB ⼯艺能⼒》。

1.1.4 布线宽度

IPC是美国印刷电路板协会（The Institute of Printed Circuit）的英⽂缩写，该组织制定了多个 PCB 设计与制造⼯艺相关的的规范与标准：

《IPC-7525 钢⽹设计标准》

《IPC-2221 PCB设计通⽤标准》

《IPC-SM-782 表⾯安装设计焊盘图形标准》

《IPC-SM-770 印制板组件装配规范(包括表⾯安装和穿孔安装的设计要求)》

当前 PCB 板⼚可以加⼯的成品外层铜厚在1oz ~ 2oz（即 35μm ~ 70μm）之间，默认外层铜箔线路厚度为 1oz（最多可以做到 2oz），内层铜箔线路厚度

为 0.5oz（即 17μm）。这⾥以默认的 35μm 布线厚度为基准，可以得到如下常⽤的布线宽度、最⼤通过电流、阻抗：

推荐使用AIMC PCB线宽计算工具https://aimc.skyate.com/aimc_static/aimc_tools/PCB_width_calculator.html

1.1.4 布线间距

安全间距是指 2 个导电⼦元件或者⾛线之间测得的最短空间距离，即在保证电⽓性能稳定与安全的前提下，通过空⽓所能够绝缘的最短距离。下⾯表格标注的是 安全间距最⼩值，该数据来源于《IPC 2221 印刷电路板通⽤设计标准》。

1.1.5最⼩过孔

当前 PCB 板⼚可以提供的多层板最⼩内径为 0.2mm，最⼩外径为 0.4mm，双⾯板最⼩内径 0.3mm，最⼩外径 0.5mm。

1.2 PCB堆叠与分层

虽然 PCB 可以分为多层结构进⾏设计，但是通常元器件仅能在顶层或者底层，分别通过波峰焊（针对贴⽚元件）或者回流焊（针对分⽴元件）进⾏焊接：

根据覆铜层数的不同，可以将 PCB 具体划分为如下 3 种类型：

• 单⾯PCB板：仅有⼀⾯⾛线或者覆铜；
• 双⾯PCB板：顶层和底层都会进⾏⾛线或者覆铜；
• 多层PCB板：除了顶层和底层之外，中间还包含了信号层、中间层、电源层、接地层，每⼀层之间相互绝缘并采⽤过孔连接；

注意：因为双⾯ PCB 的 电磁兼容 性较差，所以通常仅⽤于低速设计当中。

每层 PCB 之间，分别可以采⽤通孔、盲孔、埋孔⽅式进⾏连接。总体⽽⾔，绝⼤多数板级 EDA ⼯具软件都定义有下表当中的 PCB 功能层次：

注意：信号层主要放置铜膜导线与元件，为电⽓信号提供传输通道；内部电源/接地层 也称为内电层，主要⽤来铺设电源和接地，由⼤块的铜膜覆盖⽽成， 可以提升 PCB ⼯作的稳定性。

（1）四层 PCB 参考设计

• 第 1 种情况，⽐较理想的四层板堆叠设计，因为最外层是接地层，对于 EMI 有屏蔽作⽤，同时电源层与接地层可以靠得很近，使得电源内阻较⼩；但是，当 元器件密度⽐较⼤时，不能保证接地层的完整性，信号层的信号质量会变得较差，相邻信号层之间的串扰较⼤；
• 第 2 种情况，这种⽅式较为常⽤，这种结构拥有较好的层电容效应，整个 PCB 的层间串扰较⼩，信号层可以取得较好的信号完整性；但这种结构当中，由 于信号层处于表层，空间电磁辐射的强度增⼤，需要通过外加屏蔽壳才能够降低 EMI；
• 第 3 种情况，电源层与接地层都处于表层，信号完整性⽐较好，其中 信号 1 层上的信号质量最好，信号 2 层次之；这种设计对于 EMI 有⼀定的屏蔽作 ⽤；但是，由于环路较⼤，器件密度的⼤⼩直接决定着信号质量，相邻信号层不能避免层间⼲扰，整体上不如第 1 种结构，除⾮对于电源功率有特殊要求；

（2）六层 PCB 参考设计

第 1 种情况，是常⻅的⽅式之⼀，信号 1 层是⽐较好的布线层，信号 2 层次之；但是要注意 信号 2 与 信号 3 之间的层间串扰，信号 4 如果没有元件， 就尽量减少信号线，并且多覆盖⼀层接地；

第 2 种情况，信号 2 与 信号 3层的信号完整性最好，其中 信号 2 层为最好的布线层，信号 3 层次之；电源平⾯的阻抗较好，层间电容较⼤，有利于抑制 整板的 EMI；但是由于 信号 1 与 信号 2 之间存在较⼤的层间⼲扰，并且距离电源层和接地层较远，EMI 空间辐射强度较⼤，可能需要外加屏蔽壳；

第 3 种情况，这种情况是六层板的最佳布局，信号 1、信号 2、信号 3 都是⽐较好的布线层，并且电源平⾯的阻抗也⽐较好，美中不⾜之处在于 信号 4 距离接地层过远；

第 4 种情况，虽然性能优于前⾯ 3 种，但是可供布线的层数仅有 2 层；

1.3 信号完整性

信号完整性（SI，Signal Integrity）是指 PCB 上的信号经由信号线传输以后仍然能保持完整与正确，当电路中的信号能够以正确的时序、符合要求的持续时间 与电压幅度进⾏传送，并完整的到达输出端时，即说明该电路具有良好的信号完整性；⽽当信号不能正常响应时，就认为出现了信号完整性问题，特别是在⾼频 ⾼速电路当中。因此，信号完整性分析 的⽬的就是为了确保信号的时序与电压幅度正确传输，电路设计当中常⻅的信号完整性问题主要集中在如下⼏个⽅⾯：

• 传输延迟（Transmission Delay）：指信号没有在规定的时间内以⼀定的持续时间和幅度到达接收端，通常是由于驱动过载、布线过⻓的传输线效应引 起。此外，传输线上的电容、电感也会对信号的状态切换产⽣延时。⾼速电路设计当中，传输延迟是⼀个⽆法回避的问题，因此专⻔引⼊了⼀个延迟容限的 概念，即确保电路正常⼯作的前提下，所允许的信号最⼤时序变化。
• 反射（Reflection）：指传输线上的回波，信号功率的⼀部分从源端经过传输线传递⾄负载，另⼀部分则会向源端反射。⾼速电路设计当中，可以将导线 等效为传输线，⽽⾮集总参数电路中的导线。若阻抗匹配(源端阻抗、传输线阻抗、负载阻抗三者相等)则反射不会发⽣；反之，如果负载阻抗与传输线阻抗 不匹配就会导致接收端向源端的信号反射。布线的⼏何形状、不恰当的端接⽅式、经过连接器的传输及电源平⾯不连续等因素均会导致该问题，进⽽导致传 送信号出现严重的过冲（Overshoot）或下冲（Undershoot）现象，并最终造成信号的波形变形与时序混乱。
• 窜扰（Crosstalk）：指没有电⽓连接的信号线之间的感应电压与电流所导致的电磁耦合，这种耦合会造成信号线产⽣类似天线的作⽤。其中，容性耦合会 引发耦合电流，感性耦合则会引发耦合电压，并伴随时钟速率的提升与 PCB 尺⼨的缩⼩⽽加⼤，⼀切都是由于信号线上有交变的信号电流通过所产⽣的磁 场，处于该磁场中的其它信号线就会感应到信号电压。PCB 的⼯作层的参数、信号线间距、驱动与接收端的电⽓特性、信号线本身的端接⽅式等等都会对窜 扰造成⼀定影响。
• 接地反弹（Ground Bounce）：指由于电路中由于较⼤电流涌动⽽在电源与接地平⾯之间产⽣的⼤量噪声，例如⼤量芯⽚同步进⾏切换时，就会在与电源平 ⾯之间产⽣较⼤的瞬时电流，⽽芯⽚封装与电源之间的寄⽣电感、电容、电阻就会随之引发电源噪声，造成电路在零电位上产⽣较⼤的电压波动，进⽽影响 其它元器件的正常⼯作。

注意：信号完整性问题往往与电磁兼容性问题相伴⽽⽣。

3W/20H/55 原则

• 3W 原则：也称为 3H 原则，保证两条⾛线的中⼼间距⼤于 3 倍的线宽，从⽽减⼩⾛线之间的串扰；当⾛线间的中⼼距离⼤于 3 倍线宽时，可以保持 70% 的 线间电场不会互相⼲扰；如要希望达到 98% 的线间电场不互相⼲扰，则可以使⽤ 10W 规则；
• 20H 原则：多层 PCB 的边缘会向外辐射电磁⼲扰，让电源平⾯尺⼨相对地平⾯尺⼨内缩相互间距的 20 倍尺⼨，让电场只在接地层范围内进⾏传导，从⽽有 效抑制这种边缘辐射效应；内缩 20H 则可以将 70% 的电场限制在接地层，内缩 100H 则可以限制 98% 的电场；
• 55 原则：时钟频率达到 5MHz 或者脉冲信号的上升时间⼩于 5ns，那么 PCB 必须采⽤多层板；有时出于成本因素的考虑采⽤双层板结构，这种情况下最好将 PCB 其中⼀层作为完整的地平⾯层；

1.4 PCB布局规范

1.4.1 基础规则：

• 电源与信号要分开；
• 信号的输⼊与输出要分开；
• 数字部分与模拟部分要分开；
• ⾼频部分与低频部分要分开；
• 强电部分与弱电部分要分开

1.4.2 元件布局基本原则

• 通常条件下，所有元件均应分布在 PCB 的相同⾯上，只有在 PCB 顶层元件过密时，才将⼀些⾼度有限并且发热量较⼩的贴⽚元件放置在底层；
• 依据【先⼤后⼩，先难后易】的布线原则，重要的单元电路、核⼼元器件需要⾸先进⾏布局，并且保持关键信号线最短；
• ⾼电压⼤电流信号与⼩电流低电压信号完全分开；模拟信号与数字信号分开；⾼频信号与低频信号分开，并且⾼频元器件的隔离要充分；
• 布局过程当中，充分参考原理框图，根据主信号流向摆放主要元器件；
• 元件的布局应当便于信号流通，并让信号尽可能保持⼀致的流动⽅向；
• 保证电⽓性能的前提下，元件应当放置在相互平⾏或者垂直排列的栅格上，以求整⻬美观；
• 如果元件或导线之间存在较⾼的电位差，应当加⼤其间隔距离，避免由于放电击穿引起意外短路；
• 带有⾼电压的元件应当尽量布置在调试时，⼿不容易触及的地⽅；
• 位于 PCB 边缘的元件，距离边缘⾄少要有 2 个板厚的距离；
• 相同类型的插装元件应当同⽅向进⾏放置，同类型的有极性元件也尽量朝相同⽅向摆放，便于后期⽣产检测；
• 避免不同⾦属封装的元件相互接触；
• 元件之间的间隔距离需要满⾜操作空间的要求，例如插拔 TF 卡；
• 重量较⼤的元件，应当安装在靠近 PCB ⽀承点的位置，减⼩ PCB 板材受⼒的翘曲度；必要时还应当采取固定措施，不能仅依靠引脚焊⾯固定；
• ⾼压元器件和低压元器件之间保持较宽的电⽓隔离带，即不将电压等级相差较⼤的元器件摆放在⼀起，既有利于电⽓绝缘，也可以隔离信号提升抗⼲扰能⼒；

1.4.3 防电磁干扰

• 电磁辐射较强的元件，或者对于电磁辐射较为敏感的元件，应加⼤相互之间的距离或者添加屏蔽罩，元件摆放的⽅向应当与相邻的铜泊导线交叉；
• 对于变压器、扬声器、电感等会产⽣磁场的元件，布局时应注意减少磁⼒线对于印制导线的切割，相邻元件磁场⽅向应相互垂直，减少彼此之间的耦合；
• 电感器件不要近距离并排摆放，避免形成互感；
• 对电磁⼲扰源进⾏屏蔽，并且保证屏蔽罩能够良好的接地；
• 对于⾼频电路，需要考虑元件之间的分布参数的影响；

1.4.4 抑制热干扰

• 发热元件优先安排在利于散热的位置，必要时可以单独设置散热⽚、散热⻛扇；
• ⼀些功耗⼤的集成块、⼤或中功率管、电阻等元件，要布置在容易散热的地⽅，并与其它元件隔开⼀定距离。
• PCB 双⾯都摆放元件时，底层⼀般不放置发热元件；
• 电阻、电容、晶振等热敏元件，应当尽量远离⾼温区域，以避免受到热⼲扰；
• 热敏器件尽量摆放在上⻛⼝，⾼元件放置在矮元件后⾯，并且沿⻛阻最⼩的⽅向放置，避免⻛道受阻；
• 采⽤⼤⾯积的接地铜箔，提升 PCB 的散热效率；
• 接地安装孔可以采⽤较⼤的焊盘，以充分利⽤安装螺栓和 PCB 两侧的铜箔进⾏散热；

1.4.5 电源布局

• 多采⽤星形拓扑结构，少采⽤菊花链布局，缩短电源的公共回路；
• 电源的输⼊与输出要分开进⾏布局，以避免串扰问题；
• 电源管理芯⽚、背光芯⽚、升压芯⽚需要放置在屏蔽壳当中；
• 电源⾛线要尽量避开射频区域；

1.4.6 ⾼速元件与天线布局

• DDR、SDRAM、NAND Flash 等存储芯⽚需要靠近 CPU 进⾏摆放，并尽量减少线⻓以及交叉线的数量；
• 屏幕插座应当顺着 CPU 出线的⽅向，中间的 RC滤波器尽量摆放在 CPU ⼀侧；
• ⾼速器件 CPU、液晶屏幕插座等应当远离天线模块；
• 射频模块和天线周边不要有⾦属元器件，以避免影响天线的频率点、阻抗等参数；

1.4.7 PCB 布线原则

• ⾼速信号的⾛线要尽可能短和直，⾛线间距要⾜够⼤，并且尽量靠近 PCB 边缘或者接插件；
• 相同信号传输线的线宽需要保持⼀致，拐线时同样需要保持相同的线宽；
• 重要的信号线可以增加线宽，以降低其特性阻抗；
• 关键信号线可以采⽤平⾏地线的⽅式进⾏隔离；
• 相邻的两层之间，⾛线采⽤ # 字型错开布线；
• 每条⾛线的宽度与元器件每个引脚的焊盘连接保持对称，并且从元件焊盘中⼼位置出线；
• 当和焊盘连接的⾛线⽐焊盘宽时，⾛线不能覆盖焊盘，应从焊盘末端引线；
• 引脚间距较为密集的贴⽚元件焊盘引脚，需要从焊盘外部⾛线进⾏连接，不允许直接连接引脚之间的焊盘；
• 过孔可能会引发信号传输线的阻抗突变，因此需要尽量减少过孔使⽤的数量；
• 信号传输线上避免出现桩线，如果⽆法避免，那么桩线的⻓度应⼩于信号的上升时间，避免出现反射；
• ⾼速信号⾛线换层时，附近要有接地孔提供回流环路，确保整板回环⼩阻抗⼩；
• 模拟信号不要使⽤ EDA ⼯具的⾃动布线功能；
• 对敏感节点使⽤屏蔽线，即在受⼲扰结点的周边添加⼀组屏蔽线，并且在屏蔽线上放置多个接地过孔；

1.4.8 串扰

• 反向电流平⾏⾛线带来的串扰较⼤；
• 串扰强度与⾛线⻓度成正⽐，与间距成反⽐，与频率成正⽐；
• 加⼤⾛线的间距，缩⼩⾛线的平⾏⻓度，必要时可以采⽤ Jog-Out 凹凸布线；
• 加⼊端接匹配可以降低反射，并且减⼩串扰；
• 将信号层限制在⾼于接地平⾯ 10mil 范围以内；
• 向串扰⽐较严重的两条线之间插⼊⼀条地线进⾏隔离，从⽽减⼩串扰；
• 避开噪声源，例如 MCU、电感、晶振邻近的表层严禁⾛线或者打过孔；

1.4.9 覆铜

• PCB 设计当中，没有布线的区域最好选择⼀个较⼤的接地平⾯来进⾏覆盖，以提供屏蔽和提⾼去耦能⼒；
• 发热元件周围或者⼤电流⾛线应当尽量避免使⽤⼤⾯积铜箔，⻓时间受热会导致铜箔膨胀脱落；
• 发热元件周围如果必须使⽤⼤⾯积铜箔，那么最好采⽤栅格覆铜，便于释放铜箔的表⾯张⼒；
• 相同层的⾛线分布不平衡或者不同层的铜分布不对称时，推荐覆铜设计。
• PCB 最外层如果存在⼤⾯积的区域没有⾛线，建议在该区域内栅格覆铜，使得 PCB 整体的铜箔分布均匀；
• 推荐铺铜⽹格之间空⽩⽅格的⼤⼩约为 25mil x 25mil；
• 噪声敏感的电路需要考虑接地屏蔽，即在信号层的四周布宽度⼤于 50mil 地线或间距⼩于 300mil 的地孔；
• 孤铜（特别是表层）超过 150mils 时，不能打接地过孔，需要删除该区域，以免形成悬空的天线；

1.4.10 PCB 拼板

拼板是指由于电⼦元件⾃动化贴⽚，需要将单块 PCB 电路板进⾏ V 割或者邮票孔处理的加⼯⽅式。常⻅的 PCB 拼版⽅式主要有 3 种：同⽅向拼版、中⼼对称拼版、镜像对称拼版。

同⽅向拼版：最简单的拼板⽅式，将同款的 PCB 设计平铺复制以后就可以实现。

中⼼对称拼版：适⽤于拼接两块形状不规则的 PCB，中间必须开铣（xǐ）槽才能够进⾏分离；如果拼版以后产⽣较⼤变形，可以考虑在拼版中添加邮票孔连接

的辅助块。

镜像对称拼版：通常在 PCB 正反⾯的贴⽚元件都能够满⾜回流焊的焊接要求时采⽤，但是要注意镜像对称拼版需要满⾜ PCB 光绘的正负⽚对称分布，例如四层 板第 2 层为电源/接地的负⽚，则与其对称的第 3 层也必须是负⽚，否则不能采⽤镜像对称⽅式拼版。

1.4.11 测试点

关键元件需要在 PCB 设计上添加测试点，以便于后期进⾏⾃动化的⻜针测试。不允许将⽤于焊接贴⽚元件的焊盘作为检测点，必须单独设计专⽤的测试焊盘，

以降低对于焊点检测和⽣产调试的影响。⽤作测试点的焊盘需要尽可能分布在 PCB 相同侧，以降低检测时间和成本。

• 测试点距离PCB边缘尽量⼤于 5mm；
• 确保测试点不会被阻焊层或者其它油墨覆盖；
• 测试点最好镀锡或者沉⾦处理，以防⽌氧化；
• 测试点尽量放置在距离元件 1mm 以外，避免元件遭到探针的错误撞击；
• 测试点需要距离定位孔 3.2mm 以上；
• 测试点的直径不可⼩于 0.4mm，相邻测试点的间距最好在 2.54mm 以上；
• 测试⾯不能放置⾼度超过 6.4mm 的元器件，以避免探针的测试夹具撞击到这些过⾼的元件；
• 确保每块芯⽚都拥有电源和接地测试点，并且尽可能靠近芯⽚（最好⼩于 2.54mm）；
• 在 PCB ⾛线上设置测试点时，可以将测试焊盘的宽度进⾏适当放⼤；
• 测试点应当均匀分布在 PCB 上⾯，以避免探针下压产⽣的应⼒过于集中；
• 电源应当分区域设置测试点，以便于去耦以及故障查询；

1.5 小结

1.5.1 PCB 布线五要素

• 规划电路分区，核⼼元件布局在整板的正中⼼，⽽其它重要元件也尽量分布在中轴线附近；
• 电源优于⼀切，电源的输⼊输出⾛线尽量加粗（线宽不能超过元件引脚焊盘，或者选择回路⾛线），不同铜层之间的电源⾛线可以通过多个过孔（2 ~ 6 个） 来提⾼载流能⼒；
• 模块化设计思路，理解每⼀个电路模块，对于重要的模块和信号⾛线要进⾏合理的包地处理；
• 4. 合理的扇出 Fanout 贴⽚元件引脚，保持⾛线的美观；
• 最优⾛线层通常是指最为靠近完整地平⾯的⾛线层；

1.5.2 PCB 布线基本策略

• ⾸先放置安装孔、接插件、开关等结构件相关的封装位置；
• 基于封装原点的 X/Y 位置，设计封装属性当中的相对 X/Y 位置，从⽽实现封装放置的精确定位；
• ⾸先摆放主控 IC 芯⽚，然后分功能模块摆放其它 IC 芯⽚，最后再放置其它的附属元件；
• 滤波电容的容值越⼩，越需要靠近 IC芯⽚的引脚进⾏放置（⾮常重要）；相反的，如果容值较⼤，则可以适当的放置得距离引脚更远；
• 布线过程当中，如果⻜线对于元件的连接关系形成了⼲扰，则可以隐藏 EDA ⼯具封装值与位号的显示；